fxos8700_regs.h File Reference
Drivers » Sensor Device Drivers | Drivers » [S]ensor [A]ctuator [U]ber [L]ayer » FXOS8700 3-axis accelerometer/magnetometer

Register definitions for FXOS8700 devices. More...

Detailed Description

Register definitions for FXOS8700 devices.

Author
Michael Andersen m.and.nosp@m.erse.nosp@m.n@cs..nosp@m.berk.nosp@m.eley..nosp@m.edu
Hyung-Sin Kim hs.ki.nosp@m.m@cs.nosp@m..berk.nosp@m.eley.nosp@m..edu

Definition in file fxos8700_regs.h.

+ This graph shows which files directly or indirectly include this file:

Go to the source code of this file.

FXOS8700 register addresses

#define FXOS8700_REG_STATUS   (0x00)
 
#define FXOS8700_REG_OUT_X_MSB   (0x01)
 
#define FXOS8700_REG_OUT_X_LSB   (0x02)
 
#define FXOS8700_REG_OUT_Y_MSB   (0x03)
 
#define FXOS8700_REG_OUT_Y_LSB   (0x04)
 
#define FXOS8700_REG_OUT_Z_MSB   (0x05)
 
#define FXOS8700_REG_OUT_Z_LSB   (0x06)
 
#define FXOS8700_REG_F_SETUP   (0x09)
 
#define FXOS8700_REG_TRIG_CFG   (0x0A)
 
#define FXOS8700_REG_SYSMOD   (0x0B)
 
#define FXOS8700_REG_INT_SOURCE   (0x0C)
 
#define FXOS8700_REG_WHO_AM_I   (0x0D)
 
#define FXOS8700_REG_XYZ_DATA_CFG   (0x0E)
 
#define FXOS8700_REG_HP_FILTER_CUTOFF   (0x0F)
 
#define FXOS8700_REG_PL_STATUS   (0x10)
 
#define FXOS8700_REG_PL_CFG   (0x11)
 
#define FXOS8700_REG_PL_COUNT   (0x12)
 
#define FXOS8700_REG_PL_BF_ZCOMP   (0x13)
 
#define FXOS8700_REG_PL_THS_REG   (0x14)
 
#define FXOS8700_REG_A_FFMT_CFG   (0x15)
 
#define FXOS8700_REG_A_FFMT_SRC   (0x16)
 
#define FXOS8700_REG_A_FFMT_THS   (0x17)
 
#define FXOS8700_REG_A_FFMT_COUNT   (0x18)
 
#define FXOS8700_REG_TRANSIENT_CFG   (0x1D)
 
#define FXOS8700_REG_TRANSIENT_SRC   (0x1E)
 
#define FXOS8700_REG_TRANSIENT_THS   (0x1F)
 
#define FXOS8700_REG_TRANSIENT_COUNT   (0x20)
 
#define FXOS8700_REG_PULSE_CFG   (0x21)
 
#define FXOS8700_REG_PULSE_SRC   (0x22)
 
#define FXOS8700_REG_PULSE_THSX   (0x23)
 
#define FXOS8700_REG_PULSE_THSY   (0x24)
 
#define FXOS8700_REG_PULSE_THSZ   (0x25)
 
#define FXOS8700_REG_PULSE_TMLT   (0x26)
 
#define FXOS8700_REG_PULSE_LTCY   (0x27)
 
#define FXOS8700_REG_PULSE_WIND   (0x28)
 
#define FXOS8700_REG_ASLP_COUNT   (0x29)
 
#define FXOS8700_REG_CTRL_REG1   (0x2A)
 
#define FXOS8700_REG_CTRL_REG2   (0x2B)
 
#define FXOS8700_REG_CTRL_REG3   (0x2C)
 
#define FXOS8700_REG_CTRL_REG4   (0x2D)
 
#define FXOS8700_REG_CTRL_REG5   (0x2E)
 
#define FXOS8700_REG_OFF_X   (0x2F)
 
#define FXOS8700_REG_OFF_Y   (0x30)
 
#define FXOS8700_REG_OFF_Z   (0x31)
 
#define FXOS8700_REG_M_DR_STATUS   (0x32)
 
#define FXOS8700_REG_M_OUT_X_MSB   (0x33)
 
#define FXOS8700_REG_M_OUT_X_LSB   (0x34)
 
#define FXOS8700_REG_M_OUT_Y_MSB   (0x35)
 
#define FXOS8700_REG_M_OUT_Y_LSB   (0x36)
 
#define FXOS8700_REG_M_OUT_Z_MSB   (0x37)
 
#define FXOS8700_REG_M_OUT_Z_LSB   (0x38)
 
#define FXOS8700_REG_CMP_X_MSB   (0x39)
 
#define FXOS8700_REG_CMP_X_LSB   (0x3A)
 
#define FXOS8700_REG_CMP_Y_MSB   (0x3B)
 
#define FXOS8700_REG_CMP_Y_LSB   (0x3C)
 
#define FXOS8700_REG_CMP_Z_MSB   (0x3D)
 
#define FXOS8700_REG_CMP_Z_LSB   (0x3E)
 
#define FXOS8700_REG_M_OFF_X_MSB   (0x3F)
 
#define FXOS8700_REG_M_OFF_X_LSB   (0x40)
 
#define FXOS8700_REG_M_OFF_Y_MSB   (0x41)
 
#define FXOS8700_REG_M_OFF_Y_LSB   (0x42)
 
#define FXOS8700_REG_M_OFF_Z_MSB   (0x43)
 
#define FXOS8700_REG_M_OFF_Z_LSB   (0x44)
 
#define FXOS8700_REG_MAX_X_MSB   (0x45)
 
#define FXOS8700_REG_MAX_X_LSB   (0x46)
 
#define FXOS8700_REG_MAX_Y_MSB   (0x47)
 
#define FXOS8700_REG_MAX_Y_LSB   (0x48)
 
#define FXOS8700_REG_MAX_Z_MSB   (0x49)
 
#define FXOS8700_REG_MAX_Z_LSB   (0x4A)
 
#define FXOS8700_REG_MIN_X_MSB   (0x4B)
 
#define FXOS8700_REG_MIN_X_LSB   (0x4C)
 
#define FXOS8700_REG_MIN_Y_MSB   (0x4D)
 
#define FXOS8700_REG_MIN_Y_LSB   (0x4E)
 
#define FXOS8700_REG_MIN_Z_MSB   (0x4F)
 
#define FXOS8700_REG_MIN_Z_LSB   (0x50)
 
#define FXOS8700_REG_TEMP   (0x51)
 
#define FXOS8700_REG_M_THS_CFG   (0x52)
 
#define FXOS8700_REG_M_THS_SRC   (0x53)
 
#define FXOS8700_REG_M_THS_X_MSB   (0x54)
 
#define FXOS8700_REG_M_THS_X_LSB   (0x55)
 
#define FXOS8700_REG_M_THS_Y_MSB   (0x56)
 
#define FXOS8700_REG_M_THS_Y_LSB   (0x57)
 
#define FXOS8700_REG_M_THS_Z_MSB   (0x58)
 
#define FXOS8700_REG_M_THS_Z_LSB   (0x59)
 
#define FXOS8700_REG_M_THS_COUNT   (0x5A)
 
#define FXOS8700_REG_M_CTRL_REG1   (0x5B)
 
#define FXOS8700_REG_M_CTRL_REG2   (0x5C)
 
#define FXOS8700_REG_M_CTRL_REG3   (0x5D)
 
#define FXOS8700_REG_M_INT_SRC   (0x5E)
 
#define FXOS8700_REG_A_VECM_CFG   (0x5F)
 
#define FXOS8700_REG_A_VECM_THS_MSB   (0x60)
 
#define FXOS8700_REG_A_VECM_THS_LSB   (0x61)
 
#define FXOS8700_REG_A_VECM_CNT   (0x62)
 
#define FXOS8700_REG_A_VECM_INITX_MSB   (0x63)
 
#define FXOS8700_REG_A_VECM_INITX_LSB   (0x64)
 
#define FXOS8700_REG_A_VECM_INITY_MSB   (0x65)
 
#define FXOS8700_REG_A_VECM_INITY_LSB   (0x66)
 
#define FXOS8700_REG_A_VECM_INITZ_MSB   (0x67)
 
#define FXOS8700_REG_A_VECM_INITZ_LSB   (0x68)
 
#define FXOS8700_REG_M_VECM_CFG   (0x69)
 
#define FXOS8700_REG_M_VECM_THS_MSB   (0x6A)
 
#define FXOS8700_REG_M_VECM_THS_LSB   (0x6B)
 
#define FXOS8700_REG_M_VECM_CNT   (0x6C)
 
#define FXOS8700_REG_M_VECM_INITX_MSB   (0x6D)
 
#define FXOS8700_REG_M_VECM_INITX_LSB   (0x6E)
 
#define FXOS8700_REG_M_VECM_INITY_MSB   (0x6F)
 
#define FXOS8700_REG_M_VECM_INITY_LSB   (0x70)
 
#define FXOS8700_REG_M_VECM_INITZ_MSB   (0x71)
 
#define FXOS8700_REG_M_VECM_INITZ_LSB   (0x72)
 
#define FXOS8700_REG_A_FFMT_THS_X_MSB   (0x73)
 
#define FXOS8700_REG_A_FFMT_THS_X_LSB   (0x74)
 
#define FXOS8700_REG_A_FFMT_THS_Y_MSB   (0x75)
 
#define FXOS8700_REG_A_FFMT_THS_Y_LSB   (0x76)
 
#define FXOS8700_REG_A_FFMT_THS_Z_MSB   (0x77)
 
#define FXOS8700_REG_A_FFMT_THS_Z_LSB   (0x78)
 

Device ID

#define FXOS8700_WHO_AM_I_VAL   (0xC7)
 

Data ready status

#define FXOS8700_REG_STATUS_MASK__XYZ_READY   (0x08)
 
#define FXOS8700_REG_M_DR_STATUS_MASK__XYZ_READY   (0x08)
 

Output data rate (ODR) and Active mode configuration

#define FXOS8700_REG_CTRL_REG1_MASK__ODR   (0x38)
 
#define FXOS8700_REG_CTRL_REG1_ODR__400HZ   (0x00)
 
#define FXOS8700_REG_CTRL_REG1_ODR__200HZ   (0x08)
 
#define FXOS8700_REG_CTRL_REG1_ODR__100HZ   (0x10)
 
#define FXOS8700_REG_CTRL_REG1_ODR__50HZ   (0x18)
 
#define FXOS8700_REG_CTRL_REG1_ODR__25HZ   (0x20)
 
#define FXOS8700_REG_CTRL_REG1_MASK__ACTIVE   (0x01)
 

Sensing mode configuration

#define FXOS8700_REG_M_CTRL_REG1_MASK__HMS   (0x03)
 
#define FXOS8700_REG_M_CTRL_REG1_HMS__ACC_ONLY   (0x00)
 
#define FXOS8700_REG_M_CTRL_REG1_HMS__MAG_ONLY   (0x01)
 
#define FXOS8700_REG_M_CTRL_REG1_HMS__HYBRID   (0x03)
 

Burst-read mode configuration

#define FXOS8700_REG_M_CTRL_REG2_MASK__HYB_AUTOINC_MODE   (0x20)
 

Accelerator full-scale range configuration

#define FXOS8700_REG_XYZ_DATA_CFG_MASK__FS   (0x03)
 
#define FXOS8700_REG_XYZ_DATA_CFG_FS__2G   (0x00)
 
#define FXOS8700_REG_XYZ_DATA_CFG_FS__4G   (0x01)
 
#define FXOS8700_REG_XYZ_DATA_CFG_FS__8G   (0x02)